Белов, А.В. Микроконтроллеры AVR: от азов программирования до создания практических устройств

Шаг 6. Осваиваем все возможности микроконтроллера ATtiny23 13 465 Краткий обзор Упрощенная блок-схема передатчика USART показана на рис. 6.34. Действительное расположение контактов USART смотрите на рис. 6.1, в табл. 6.29 и в табл. 6.26. На схеме штрихпунктирной линией обведены следующие три основ ­ ные части USART (начиная с верхней): ♦ тактовый генератор; ♦ передатчик; ♦ приемник. Регистры управления общие для всех трех модулей. Логика генерации тактового сигнала синхронизации состоит из: ♦ внешнего входа тактового сигнала, используемого в ведомом режиме; ♦ тактового генератора, определяющего скорость передачи данных. Внешний вход ХСК (сигнал синхронизации передачи) используется только синхроннм режиме. Передатчик состоит из буферного регистра данных (UDR), основного рабочего сдвигового регистра, генератора сигнала четности и логики кон ­ троля для работы с различными последовательными форматами кадра. Свой отдельный буферный регистр данных (UDR) обеспечивает непре ­ рывную передачу данных без задержки между кадрами. Приемник — самая сложная часть USART, так как она содержит модуль синхронизации и модуль восстановления данных. Эти два модуля работают в режиме асинхронного приема. Кроме модуля восстановле ­ ния, приемник имеет устройство проверки четности, систему контроля, основной рабочий сдвиговый регистр и двухуровневый буферный геристр приема (UDR). Приемник поддерживает те же самые форматы кадра, что и передатчик, и может обнаружить ошибку кадра, переполне ­ ние данных и ошибку четности. Совместимость режимов AVR USART и AVR UART Режим USART полностью совместим с режимом UART по следую ­ щим параметрам. ♦ По расположению битов во всех USART регистрах. ♦ По выбору скорости передачи информации. ♦ По алгоритму работы передатчика. ♦ По функционированию буфера передатчика. ♦ По алгоритму работы приемника. В схеме буферизации приема имеются два отличия, которые в неко ­ торых случаях могут вызвать некоторую несовместимость. Во-первых, добавлен второй буферный регистр. Два буферных реги ­ стра работают как кольцевой буфер FIFO. Поэтому чтение из регистра