Белов, А.В. Микроконтроллеры AVR: от азов программирования до создания практических устройств

Шаг 6. Осваиваем все возможности микроконтроллера ATtiny231 3 353 Рис. 6.3. Блок-схема архитектуры AVR зуют Гарвардскую архитектуру (рис. 6.3). Такая архитектура предусма ­ тривает отдельную память и отдельную шину адреса как для программы, так и для данных. Каждая команда из памяти программ выполняется за один машинный цикл с использованием многоуровневой конвейерной обработки. В тот момент, когда очередная команда выполняется, следующая команда счи ­ тывается из программной памяти. Такая концепция позволяет выполнять по одной команде за один такт системного генератора. Программный сег ­ мент памяти физически представляет собой встроенную перепрограм ­ мируемую Flash -память. Файл регистров быстрого доступа содержит 32 восьмиразрядных реги ­ стра общего назначения, доступ к которым осуществляется за один такт системного генератора. Это позволяет арифметико-логическому устрой ­ ству (ОЛУ) осуществлять большинство своих операций за один такт. Типичная операция АЛУ выполняется следующим образом: из реги ­ стрового файла читаются два операнда, выполняется операция. Результат сохраняется опять же в файле регистров. Все эти три действия выполня ­ ются за один цикл тактового генератора. Шесть из этих 32 регистров могут использоваться как три 16-разрядных регистра-указателя косвенной адресации. Эти сдвоен ­ ные регистры могут использоваться для адресации данных в адресном пространстве ОЗУ Такая организация дает возможность программного вычисления адреса.